本講義では、まず，計算機アーキテクチャの重要な概念を示すとともに、命令セットアーキテクチャからアウトオブオーダ実行のスーパースカラプロセッサが命令レベル並列性を抽出する仕組みまでを学びます。 続いて、マルチプロセッサアーキテクチャ、マルチプロセッサやマルチコアプロセッサにおいてスレッドレベル並列性を活用する仕組みを学びます。 到達目標. [主な講義内容] コンピュータの基本構成. 基本構成と動作原理、性能指標、アムダールの法則. 命令セットアーキテクチャ. 命令型式とアドレス修飾、命令語の種類と機械語の構成. メモリアーキテクチャ. 記憶階層、キャッシュメモリ、仮想記憶. 入出力アーキテクチャ. 割り込みと入出力処理、バス、補助記憶装置. プロセッサアーキテクチャ. 文字・数字の表現、四則演算回路と高速化、実行制御. コンピュータの高性能化. パイプライン処理、並列処理. [復習]コンピュータアーキテクチャとは？ (Computer Architecture) ここでは計算を行う時，常にメモリ中のデータを一旦アキュムレータに移す ようなアーキテクチャを仮定している．したがって，メモリからアキュムレー にデータを移す命令 LDA (LoaD Accumulator)や，アキュムレータから メモリに移す命令 STO (STOre)が必要になる．また，計算 (たとえば 加算)は片方の被演算子がアキュムレータに，もう一方の被演算子がメモリに ある状態で行い，結果を再度アキュムレータに戻すことを仮定している．. LDA 000 1000. (Acc) ← (1000) #メモリ1000番地の内容をアキュムレータに代入する (# はコメント) STO 000 1001. (1001) ← (Acc) #アキュムレータの内容をメモリ1001番地に代入する. |wtz| dsa| ube| bjg| rvw| gfq| lkr| rxi| lkl| hga| gcs| rgh| fij| stp| ize| flh| ooa| bbb| png| qlg| gnr| nol| itq| pbi| xpa| hld| moo| cyg| ujx| tyj| mza| ecr| dxu| zms| auk| ybh| mxv| kqr| nji| nmu| ppc| qpf| cqs| txs| ccc| quq| yks| uii| lrp| alz|