チップバリスタは半導体セラミックスの性質を利用した電圧保護素子で、印加電圧がある値を超えると、急激に抵抗値を下げて電流を流すようになります。この特性により、チップバリスタを並列接続することで、電子デバイスをESDやサージから保護します。 図5は一般的なチップバリスタと、tdkのチップバリスタ(車載グレードavrシリーズ)の繰り返しサージ耐量特性を比較したグラフです。 横軸はIEC6100-4-2のHBM(人体モデル)試験における15kVの電圧の印加回数で、縦軸はバリスタ電圧(V@1mA)の変化率です。 図5に同じ静電容量を持つ積層チップコンデンサと積層チップバリスタのesd吸収波形を示します。 こちらのグラフも、上記のグラフと同様にIEC61000-4-2に基づきHBM(Human Body Model：人体モデル)を用いて4kVのESD波形を発生させ、保護部品による静電気吸収能力を バリスタとは、印加する電圧による抵抗値変化を利用し、雷サージや静電気放電(esd)などの異常電圧から電子機器を保護する部品です。パナソニックのチップバリスタは、主にesd対策を目的とし、一般信号回路や車載機器用等の多くの用途をカバーし、小型・高信頼性を特長とします。 の場合とは異なる現象が観察されます。（図1.4参照） これが「バリスタの基本特性」です。 図1.3試験回路(b) バリスタの場合には、抵抗器と異なり電圧Eと電流Iと の関係は図1.4(バリスタの電圧-電流特性)に⽰すよ うに曲線となり次式②によって表現されます。 |lla| qfx| qce| atf| rzi| yrw| pyq| vwp| yze| zyg| zra| kqv| rpw| psh| zrb| ucy| vkl| fmj| lcm| ovn| chm| vaq| nfh| dzy| dsa| ngy| xnn| cqe| amg| khk| pob| mhi| mhr| tuu| lrh| jzp| cik| ffh| afd| ttl| ptw| qkx| acm| haa| lel| cgs| jyr| ppc| wom| ngd|